module alu(busA,busB,ALUctr,Alu_out);
  input [31:0]busA,busB;
  input [1:0]ALUctr;
  
  output reg[31:0]Alu_out;
  
  //set ADD,SUB,OR
  parameter ADD=2'b00;
  parameter SUB=2'b01;
  parameter OR=2'b10;
  parameter AND=2'b11;
  //four calculate conditions
  always@(*)begin
    case(ALUctr)
      ADD:begin
        Alu_out=busA+busB;
      end
      SUB:begin
        Alu_out=busA-busB;
      end
      OR:begin
        Alu_out=busA|busB;
      end
      AND:begin
        Alu_out=busA&busB;
      end
    endcase
  end
  
endmodule
